アナログマスタースライス
-
アナログマスタースライスについて
アナログマスタースライスとは、
トランジスタ、抵抗、キャパシタなどの素子を形成したウェハをあらかじめ準備しておき、お客様の用途にあった機能を実現するため、配線層のガラスマスクを変えることによって、お客様オリジナルのアナログ・セミカスタムIC/LSIを実現するサービスです。共通の下地（＝マスタースライス）を利用するため、低い開発コスト、短納期での開発が可能です。
- ディスクリート回路をIC化したい。
- 産業機器向けに少量生産のICを開発したい。
- オペアンプ周辺のディスクリート部品を取り込みたい。
- 短納期・低コストで開発したい。
このようなお客様の課題に応えることができます。
-
主な特長
40V耐圧バイポーラ・プロセス使用
レイアウト設計完了からES（エンジニアリング・サンプル）の納品まで、およそ4週間
開発手順
アナログマスタースライスの標準的な開発手順は以下の通りです。
仕 様
日清紡マイクロデバイスのアナログマスタースライスは、
トランジスタ、抵抗、キャパシタを集積したトランジスタ・アレイ型をご用意しています。
|
TA-1-2-4 (開発済) |
TA-1-1-3 (試作可) |
|
|---|---|---|
| 使用プロセス | 高耐圧5インチ・バイポーラ | |
| 絶対最大定格 | 43V | |
| 最大動作電圧 | 40V | |
| 動作接合温度 | -40 to +125℃ | |
| ブロック数 | 8 | 3 |
| NPNトランジスタ搭載数 | 368 素子 | 138 素子 |
| LPNPトランジスタ搭載数 | 352 素子 | 132 素子 |
|
LR-POL 抵抗搭載数 (1素子=125Ω) |
1840 素子 | 714 素子 |
|
HR-POL 抵抗搭載数 (1素子=5kΩ) |
1744 素子 | 654 素子 |
|
SiN キャパシタ搭載数 (1素子=5pF) |
16 素子 | 6 素子 |
| 変更可能マスク層数 | 3層(AL,VIA,AL2) | |
| 使用パッケージ | LQFP48 |
DIP16 SSOP20/24/32 |
| 応用分野 | 産業機器 センサーAFE(Analog Front End) | |
プロセス・デザイン・キット (PDK)
日清紡マイクロデバイスのアナログマスタースライスでは、以下プロセスデザインキット(PDK)を用意しています。
- デザインルール
- 回路図シンボル
- SPICEモデル・パラメータ
- レイアウト・データ
- DRC/LVS検証ルール
対応EDAツール
| Linux環境 | Windows環境 | |
|---|---|---|
| 回路図 | Cadence Virtuoso Schematic Editor | Silvaco Gateway |
| 回路シミュレータ | Cadence Virtuoso Spectre Simulator | Silvaco SmartSpice |
| レイアウト |
Cadence Virtuoso Layout Editor (GDS2/Tech ファイル) |
Silvaco Expert (GDS2/Tech ファイル) |
| DRC/LVS 検証 | Siemens Calibre(*1) | Silvaco Guardian(*2) |
- *1 テープアウト・サインオフ検証ツール
- *2 インタラクティブ検証ツール
商品名、社名は各社の商標又は登録商標です。
検査項目
アナログマスタースライスに関する検査項目は以下の通りとなります。
- PCM（素子特性）検査
- 外観検査
オプションサービス
- ウェハーテスト
- ファイナルテスト
- バーンインテスト
納品形態
ウェハ、ベアチップでの納品となります。納品時はPCMデータを添付します。
- ウェハ
- ベアチップ
アナログマスタースライスのお問い合わせ
アナログマスタースライス開発
/シャトルサービスのご用命、開発中製品の詳細につきましては、
以下より、お問い合わせください。